기초회로실험 D-Flip Flop 결과보고서

기초회로실험 D-Flip Flop 결과보고서

기초회로실험 D-Flip Flop 결과보고서.doc

본문 기초회로실험 결과보고서 < D flip-flop > * 실험목적 실험을 통해 Preset 과 Clear, Clock 이 있는 D flip-flop 의 원리를 알아본다. * 관련이론 flip-flop은 종종 Clock과는 독립적으로 flip-flop을 어떤 초기 상태로 set 하기 위해 부가적인 입력을 갖는데, Preset와 Clear 가능한 Positive Edge Triggered D flip-flop 은 clear 와 preset 입력을 가지는 D flip-flop을 말한다. Clear는 ClrN 으로, preset은 PreN 으로 기호를 달리 쓰기도 한다. Clear=0 이면 flip-flop은 0 으로 reset 되고, Preset=0 이면 Q=1 이 될 것이다. 이 입력들은 Clock이나 D입력에 우선한다. 즉, Clear에 0 이 가해지면 Clock이나 D 입력에 상관없이 flip-flop은 reset 되고, 정상적인 동작 상황이라면 Clear과 Preset에 동시에 0 이 가해질 수 없게 되어있다. 또한, Clear과 Preset이 모두 1일 경우에는 D와 Clock 입력은 정상적으로 동작한다. * 실험방법 위의 회로를 bread board 에 결선하고 Preset 을 1인 상태로 놓는다. Clear 입력을 0에서 1로 바꾸고 D와 Clock을 표에 따라 변화시키면서 출력되는 값 Q를 확인하고 기록한다. * 실험결과 입 력 출 력 Preset Clear D Clock Q 1 1 0 H -> L 0 1 1 0 L -> H 0 1 1 1 H -> L 0 1 1 1 L -> H 1 하고 싶은 말 좀 더 업그레이드하여 자료를 보완하여, 과제물을 꼼꼼하게 정성을 들어 작성했습니다. 위 자료 요약정리 잘되어 있으니 잘 참고하시어 학업에 나날이 발전이 있기를 기원합니다 ^^ 구입자 분의 앞날에 항상 무궁한 발전과 행복과 행운이 깃들기를 홧팅 키워드 실험, 결과, 회로, 기초, 이면, 결과보고